ＩＳＣＡＳ’８９时序基准电路集成可测性设计领域具有广泛的应用。对ＩＳＣＡＳ’８９基准电路集进行了详细介绍，并针对电路的门级网表描述兼容性很差，不为现代ＥＤＡ工......

根据ＭＣＵ结构非常复杂且具有指令系统的特点，没有采用一般数字电路设计的从结构出发的ＤＦＴ技术，而是设定了ＭＣＵ的３种工作模式，提出了一种在ＭＣＵ中加入规......

描述了一种自动局部扫描可测性设计方法，该方法在电路内部提供附加逻辑，把时序元件串成一条扫描通路，辅以适当的控制信号，使时序元件和......

可测性设计技术对于提高军用ＡＳＩＣ的可靠性具有十分重要的意义。结合可测性设计技术的发展，详细介绍了设计高可靠军用ＡＳＩＣ时常用的ＡｄＨｏｃ和结构化设......

对现有模拟及混合信号芯片可测性设计方法从测试内容、测试信号传输路径、测试信号产生及检测方式等不同角度进行了分类和分析比较......

ＩＥＥＥ１１４９．１边界扫描机制是一种新型的ＶＬＳＩ电路测试及可测试性设计方法，在边界扫描测试过程中，生成合理的测试向量集是有效应用边界扫描机制对电路系......

可测试性是同可靠性、维修性相并列的一门新型学科和技术，其发展和应用对于提高产品的质量，降低产品的全寿命周期费用具有重要意义。......

ＩＥＥＥ １１４９．１边界扫描机制是一种新型的ＶＬＳＩ电路测试及可测试性设计的有效方法，为了高效地应用边界扫描机制对电路系统进行测试，必须对其所涉及的理......